ARTS (第63周)
预则立,不预则废。
磨刀不误砍柴工。事前准备很重要。
Algorithm 算法
两数相加
1 | 给出两个 非空 的链表用来表示两个非负的整数。其中,它们各自的位数是按照 逆序 的方式存储的,并且它们的每个节点只能存储 一位 数字。 |
解法
1 | /** |
Review 英文文章
https://spring.io/guides/gs/caching/ springcache介绍
Tip 技巧
内存屏障
屏障类型 | 指令示例 | 说明 |
---|---|---|
LoadLoad Barriers | Load1;LoadLoad;Load2 | 该屏障确保Load1数据的装载先于Load2及其后所有装载指令的的操作 |
StoreStore Barriers | Store1;StoreStore;Store2 | 该屏障确保Store1立刻刷新数据到内存(使其对其他处理器可见)的操作先于Store2及其后所有存储指令的操作 |
LoadStore Barriers | Load1;LoadStore;Store2 | 确保Load1的数据装载先于Store2及其后所有的存储指令刷新数据到内存的操作 |
StoreLoad Barriers | Store1;StoreLoad;Load2 | 该屏障确保Store1立刻刷新数据到内存的操作先于Load2及其后所有装载装载指令的操作。它会使该屏障之前的所有内存访问指令(存储指令和访问指令)完成之后,才执行该屏障之后的内存访问指令 |
StoreLoad Barriers同时具备其他三个屏障的效果,因此也称之为全能屏障
(mfence),是目前大多数处理器所支持的;但是相对其他屏障,该屏障的开销相对昂贵。
作者:猴子007链接:https://www.jianshu.com/p/64240319ed60来源:简书著作权归作者所有。商业转载请联系作者获得授权,非商业转载请注明出处。
CAS
在x86架构上,CAS被翻译为”lock cmpxchg...
“。cmpxchg是CAS的汇编指令。在CPU架构中依靠lock信号保证可见性并禁止重排序。
lock前缀是一个特殊的信号,执行过程如下:
- 对总线和缓存上锁。
- 强制所有lock信号之前的指令,都在此之前被执行,并同步相关缓存。
- 执行lock后的指令(如cmpxchg)。
- 释放对总线和缓存上的锁。
- 强制所有lock信号之后的指令,都在此之后被执行,并同步相关缓存。
因此,lock信号虽然不是内存屏障,但具有mfence的语义(当然,还有排他性
的语义)。
与内存屏障相比,lock信号要额外对总线和缓存上锁,成本更高。
作者:猴子007链接:https://www.jianshu.com/p/64240319ed60来源:简书著作权归作者所有。商业转载请联系作者获得授权,非商业转载请注明出处。
Share 分享
https://www.jianshu.com/p/64240319ed60 JVM内存屏障
https://www.jianshu.com/p/b9186dbebe8e happens-before原则
https://blog.csdn.net/uftjtt/article/details/80250182 JVM Moniter
https://blog.csdn.net/uftjtt JAVA博客
http://www.ruanyifeng.com/blog/2019/04/github-oauth.html OAuth 第三方登录示例教程